厦门大学《计算机组成原理》课程试卷

信息科学与技术学院计算机科学系 2012 年级 ____ 专业

主考教师：黄晓阳、韩颖 试卷类型：（A 卷）

姓名_____ 学号_____

注意：考试完毕后请将试卷与答题纸一同上交，试卷不可带走

一、计算：（16 分）

1) 写出十进制数$(-1.25)_{10}$的 IEEE754 标准 32 位浮点的格式（十六进制表示），简要写出计算过程。

2) 某 32 位二进制浮点数，阶码 8 位（含 1 位阶符），用补码表示，尾数 24 位（含数符 1 位），用规格化补码表示，问：它所能表示的最小正数，最大负数真值分别是多少？

3) X＝＋0.11011，Y＝－0.10011，用变形补码计算 X－Y，并判断结果是否有溢出。

二、某 CPU 地址总线为 A15～A0，数据总线为 D7～D0，$\overline{MREQ}$为允许访存信号，RAM 芯片有$\overline{CS}$和$\overline{WE}$信号控制端。存储空间分配如下：系统程序区 8KB，起始地址为 0000H，由 8K×8 的 ROM 组成；用户程序区共 24KB，起始地址为 2000H，由 8K×8 的 RAM 芯片组成；系统程序区 1K，起始地址为 F000H，由 1K×8 的 RAM 芯片组成。存储器按字节访问，请设计该系统。

1）计算所需各个芯片数。（2 分）

2）画出地址空间分布图；（2 分）

3）画出 RAM、ROM 与 CPU 的连接图以及相关的控制信号。（12 分）

三、某 8 位机主存 1M 字节，Cache 页内地址 11 位，Cache 为 2 路组相联，分成 4 组，如图。

1、Cache 容量多大？（2 分）

2、主存标记 tag 多少位？（2 分）

3、当 CPU 送出的地址分别为 823F0H、01900H、D08F3H、F1451H。能否在 Cache 中访问到该单元？请简要说明地址比较过程。（12 分）

第0组	0000 000	页面0
	1000 001	页面1
第1组	1010 010	页面2
	1111 000	页面3
第2组	1111 001	页面4
	0111 000	页面5
第3组	0000 000	页面6
	1101 000	页面7

四．某机器指令字长 12 位，基本操作码 3 位，每个地址码 3 位，已经有 4 条三地址指令、和 3 条零地址指令。没有二地址指令。问：（10 分）

1）若采用固定长度操作码方式设计指令，还可以设计多少条一地址指令，并简要说明原因。

2）若采用扩展操作码编码的方式设计指令，还可以设计多少条一地址指令，并简要说明原因。


五、某计算机结构如图所示，其中有一个累加器 AC，一个状态条件寄存器 PSW 和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（22 分）

1） 请写出图中 a、b、c、d 四个寄存器的名称。

2） 写出从主存储器读出数据存入累加器 AC 的数据通路。


3） 请画出跳转指令 JMP　K 的指令周期流程图，该指令为单字长指令，K 为主存地址，其功能为：下一条指令跳转至主存地址为 K 的内存执行。

4） 请画出传送指令 STA → Z 的指令周期流程图，该指令为单字长指令，Z 为主存地址，其功能为：将累加器 AC 中的数存入主存地址 Z，即 AC →(Z)。



PSW　　操作控制器

六、某计算机系统采用集中式仲裁方式，采用异步定时协议，总线仲裁时序图如下所示，请说明该时序图中时刻1至5分别表示的含义。（10分）



七、简答题（以下各题随意回答即可）（10分）

1、计算机系统中RISC表示什么含义？

2、双总线结构中，“存储总线”用来连接哪些部件？

3、计算机系统中，浮点数加减运算，进行对阶操作时应采用什么原则？

4、“控制存储器”用来存放什么内容？

5、采用“虚拟储存器”的目的是什么？